Huawei a dévoilé le 25 mai 2026 une nouvelle approche destinée à prolonger l’évolution des semi-conducteurs au-delà des limites physiques de la loi de Moore. Présentée lors du symposium international IEEE ISCAS à Shanghai, la « Tau Scaling Law » propose de remplacer le traditionnel rétrécissement géométrique des transistors par une optimisation du temps de propagation des signaux. Le groupe chinois affirme déjà avoir produit des centaines de puces basées sur cette approche, avec des ambitions majeures pour l’IA et les smartphones.
L’industrie mondiale des semi-conducteurs cherche depuis plusieurs années une issue à l’essoufflement progressif de la loi de Moore. Après plus d’un demi-siècle de miniaturisation continue des transistors, les limites physiques, énergétiques et économiques des procédés de gravure deviennent de plus en plus difficiles à contourner.
C’est dans ce contexte que Huawei a présenté, le 25 mai 2026, une nouvelle théorie de développement baptisée « Tau (τ) Scaling Law », lors du symposium international IEEE sur les circuits et systèmes (ISCAS) organisé à Shanghai. La présentation a été assurée par He Tingbo, figure majeure de la division semi-conducteurs du groupe chinois.
L’objectif affiché est ambitieux : proposer une nouvelle trajectoire d’évolution pour les puces électroniques à l’heure où le modèle historique du simple rétrécissement géométrique des transistors montre des signes d’épuisement.
Depuis les années 1960, la loi de Moore repose sur une idée relativement simple : doubler régulièrement le nombre de transistors sur une puce afin d’augmenter la puissance de calcul tout en réduisant les coûts. Mais à mesure que les gravures approchent des échelles atomiques, les problèmes de chaleur, de fuite électrique et de complexité industrielle explosent.
Huawei estime désormais que l’avenir des semi-conducteurs passera moins par la réduction physique des composants que par l’optimisation du temps de propagation des signaux dans les systèmes électroniques. C’est précisément ce que cherche à formaliser la loi τ.
Le groupe propose de remplacer la logique du « geometric scaling » par une logique de « time scaling ». Concrètement, il s’agit de réduire systématiquement la constante temporelle τ liée aux délais de propagation électriques à tous les niveaux de l’architecture informatique : transistor, circuit, puce et système complet.
Pour appliquer cette approche, Huawei met en avant plusieurs technologies propriétaires. La plus importante est baptisée « LogicFolding ». Cette architecture vise à casser les contraintes classiques d’agencement des circuits afin de raccourcir les chemins critiques empruntés par les signaux électriques.
Selon Huawei, cette méthode permettrait de réduire fortement les résistances et capacités parasites qui ralentissent les échanges internes des puces. Résultat attendu : davantage de densité transistorielle et de meilleures performances sans dépendre uniquement de gravures toujours plus fines.
L’entreprise évoque également une optimisation coordonnée à plusieurs niveaux. Au niveau des transistors, Huawei cherche à réduire les résistances et capacités parasites. Au niveau des circuits, LogicFolding permettrait de compresser les délais de propagation. Au niveau des puces, le groupe parle d’une co-conception complète entre logiciel, architecture et silicium afin d’améliorer le parallélisme des traitements.
Enfin, au niveau des infrastructures informatiques, Huawei présente un nouveau protocole baptisé UnifiedBus destiné à réduire les latences entre systèmes de calcul massifs et mémoires partagées dans les architectures IA de type « SuperPods ».
L’annonce s’inscrit aussi dans la course mondiale autour des infrastructures destinées à l’intelligence artificielle. À mesure que les besoins en calcul explosent, les industriels cherchent des solutions capables d’augmenter les performances sans faire exploser la consommation énergétique ni les coûts de fabrication.
Huawei affirme déjà avoir conçu et produit en masse 381 puces basées sur les principes de la loi τ au cours des six dernières années. Ces composants seraient utilisés dans différents secteurs industriels et marchés technologiques.
Le groupe chinois indique également que ses futurs processeurs Kirin prévus pour l’automne 2026 seront les premiers à intégrer pleinement l’architecture LogicFolding. Huawei promet des gains de performances importants sans détailler précisément les chiffres techniques.
Plus spectaculaire encore, l’entreprise estime qu’à l’horizon 2031, ses puces haut de gamme conçues selon la loi τ pourraient atteindre une densité transistorielle équivalente à des procédés de gravure de 14 angströms, soit environ 1,4 nanomètre.
Cette déclaration intervient dans un contexte géopolitique particulièrement sensible. Depuis plusieurs années, Huawei subit les restrictions américaines sur l’accès aux technologies avancées de fabrication de semi-conducteurs. Le groupe cherche donc activement des alternatives permettant de maintenir sa compétitivité malgré les limitations d’accès aux équipements les plus avancés.
La loi τ apparaît ainsi autant comme une proposition scientifique que comme une stratégie industrielle de contournement technologique. Plutôt que de dépendre exclusivement des futures générations de lithographie extrême ultraviolet, Huawei cherche à réinventer l’architecture interne des systèmes électroniques.
Reste désormais à savoir si cette approche pourra réellement devenir un nouveau standard industriel. L’histoire des semi-conducteurs est remplie de concepts prometteurs n’ayant jamais dépassé le stade expérimental. Mais dans un secteur où les gains de miniaturisation ralentissent dangereusement, toute alternative crédible attire désormais une attention considérable.
Huawei, de son côté, appelle à une collaboration internationale autour de cette nouvelle trajectoire technologique. Une manière aussi de rappeler qu’à l’ère de l’intelligence artificielle et du calcul massif, la bataille des semi-conducteurs est devenue l’un des principaux fronts industriels et stratégiques de la décennie.
